资料下载
×
HF/VHF数字调制多功能发射机
消耗积分:1 |
格式:rar |
大小:0.5 MB |
2017-11-17
分享资料个
1.。 项目名称： HF/VHF数字调制多功能发射机
2.。 项目的主要内容及目前的进展情况：
本项目主要的内容是：设计制作一台能工作在HF及VHF波段的数字调制发射机，能提供AM， FM，DSB，SSB等语音通信调制模式，及ASK，FSK，PSK等数据通信调制模式。 话筒输入的语音信号经 AC97 Audio CODEC 编码后输入FPGA进行数字调制， 电键和RS—232接口输入的数字信号经FPGA进行数字调制，各种调制模式能在瞬间互相切换。
目前的进展情况：本项目已通过可行性论证，证实方案可行。现在正在进行子模块的功能划分，以及子模块性能参数的初步确定。
3.。 项目关键技术及创新点的论述：
本项目的关键技术是：数字实时调制;FPGA乘法器的复用;双路DAC正交输出;DDS和FPGA的综合运用。
数字实时调制，要求对FPGA的逻辑资源有深入的了解。通过合理设计逻辑电路，运用流水线技术，提高FPGA的信号处理速度，以满足数字实时调制对FPGA处理速度的严苛要求。
由于FPGA的乘法器数量有限，通过逻辑单元构成乘法器则会消耗大量的逻辑单元，不但不符合对成本效益的要求，而且这样往往也不能满足多调制模式数字调制器对乘法器的庞大需求。在设计多调制模式数字调制器时必须考虑如何把有限的乘法器通过复用来减少对乘法器的需求，尽可能利用FPGA内部的乘法器，而不利用逻辑单元来构成乘法器。若用DSP芯片来实现多调制模式数字调制器， DSP芯片内部的乘法器在程序运行时就能得到复用，因此在实现多调制模式数字调制器的时候往往采用DSP芯片的方案而不采用FPGA的方案。
双路DAC正交输出与后面的DDS，两路混频器和加发器共同构成镜像抑制混频器，用于把DAC输出的信号进行频率的搬移，以满足输出信号覆盖HF和VHF频段的设计要求。由于两路DAC后接的LPF的相频特性不可能完全一致，因此在FPGA中必须考虑增加补偿算法。
本项目的创新点在于：通过对各种调制模式Verilog实现的改进，在保证满足实时调制的情况下，复用乘法器，把逻辑单元的消耗减少到最低，从而减少系统的功耗。空余的逻辑单元为后继的系统升级留下足够的逻辑单元资源。并且可以提供比多DSP芯片方案更高的可靠性和集成度，符合现代消费电子产品对体积的严苛要求。
利用DDS+FPGA数字调制方案，相对于市面上消费通讯产品大量采用的模拟调制方案，具有可靠性高，抗干扰能力强，体积小，调试容易，设备升级容易等优点。
4.。 技术成熟性和可靠性论述：
技术成熟性：
以DAC+FPGA的基本方案为基础。配合DDS专用芯片产生正交本地振荡信号，利用AC97 Audio CODEC进行音频信号的采样与编码，采用RS-232接口与PC机进行通讯，以MCU，LCD，键盘作为人机交互界面。以上这些是本系统的主要组成模块，它们都具有高成熟性的特点，采用这些模块构成的设备现正被大量生产和销售，因此本系统所采用的基本技术是十分成熟的。
技术可靠性：
本设计项目以V2PRO硬件开发平台为基础，配合双路DAC，DDS信号发生，混频电路，以及宽带放大器，人机交互模块构成。 V2PRO硬件开发平台具有集成度高，扩展容易的特点，还集成有AC97 Audio CODEC和稳压供电电路，因而V2PRO硬件开发平台具有高可靠性的特点。
双路DAC，DDS信号发生器，宽带放大器均采用专用芯片构成，混频电路则采用混频器模块， 人机交互模块没有采用FPGA内部的PowerPC来完成，主要是基于EMI/EMC的考虑，避免把外部的干扰引入FPGA影响系统输出信号的质量。 人机交互模块采用工业级的具有相当抗干扰能力的单片机，程序采用代码陷阱等方法提高抗干扰能力， 人机交互模块的电路严格按照EMI/EMC的要求设计，增加各种抗干扰电路，并且在经过充分测试后才接入系统。上述电路由于大量采用专用芯片和模块来代替分立元件电路以及以严谨的精神进行设计，因此具有可靠性高，调试容易，体积小巧等优点。
2.。 项目的主要内容及目前的进展情况：
本项目主要的内容是：设计制作一台能工作在HF及VHF波段的数字调制发射机，能提供AM， FM，DSB，SSB等语音通信调制模式，及ASK，FSK，PSK等数据通信调制模式。 话筒输入的语音信号经 AC97 Audio CODEC 编码后输入FPGA进行数字调制， 电键和RS—232接口输入的数字信号经FPGA进行数字调制，各种调制模式能在瞬间互相切换。
目前的进展情况：本项目已通过可行性论证，证实方案可行。现在正在进行子模块的功能划分，以及子模块性能参数的初步确定。
3.。 项目关键技术及创新点的论述：
本项目的关键技术是：数字实时调制;FPGA乘法器的复用;双路DAC正交输出;DDS和FPGA的综合运用。
数字实时调制，要求对FPGA的逻辑资源有深入的了解。通过合理设计逻辑电路，运用流水线技术，提高FPGA的信号处理速度，以满足数字实时调制对FPGA处理速度的严苛要求。
由于FPGA的乘法器数量有限，通过逻辑单元构成乘法器则会消耗大量的逻辑单元，不但不符合对成本效益的要求，而且这样往往也不能满足多调制模式数字调制器对乘法器的庞大需求。在设计多调制模式数字调制器时必须考虑如何把有限的乘法器通过复用来减少对乘法器的需求，尽可能利用FPGA内部的乘法器，而不利用逻辑单元来构成乘法器。若用DSP芯片来实现多调制模式数字调制器， DSP芯片内部的乘法器在程序运行时就能得到复用，因此在实现多调制模式数字调制器的时候往往采用DSP芯片的方案而不采用FPGA的方案。
双路DAC正交输出与后面的DDS，两路混频器和加发器共同构成镜像抑制混频器，用于把DAC输出的信号进行频率的搬移，以满足输出信号覆盖HF和VHF频段的设计要求。由于两路DAC后接的LPF的相频特性不可能完全一致，因此在FPGA中必须考虑增加补偿算法。
本项目的创新点在于：通过对各种调制模式Verilog实现的改进，在保证满足实时调制的情况下，复用乘法器，把逻辑单元的消耗减少到最低，从而减少系统的功耗。空余的逻辑单元为后继的系统升级留下足够的逻辑单元资源。并且可以提供比多DSP芯片方案更高的可靠性和集成度，符合现代消费电子产品对体积的严苛要求。
利用DDS+FPGA数字调制方案，相对于市面上消费通讯产品大量采用的模拟调制方案，具有可靠性高，抗干扰能力强，体积小，调试容易，设备升级容易等优点。
4.。 技术成熟性和可靠性论述：
技术成熟性：
以DAC+FPGA的基本方案为基础。配合DDS专用芯片产生正交本地振荡信号，利用AC97 Audio CODEC进行音频信号的采样与编码，采用RS-232接口与PC机进行通讯，以MCU，LCD，键盘作为人机交互界面。以上这些是本系统的主要组成模块，它们都具有高成熟性的特点，采用这些模块构成的设备现正被大量生产和销售，因此本系统所采用的基本技术是十分成熟的。
技术可靠性：
本设计项目以V2PRO硬件开发平台为基础，配合双路DAC，DDS信号发生，混频电路，以及宽带放大器，人机交互模块构成。 V2PRO硬件开发平台具有集成度高，扩展容易的特点，还集成有AC97 Audio CODEC和稳压供电电路，因而V2PRO硬件开发平台具有高可靠性的特点。
双路DAC，DDS信号发生器，宽带放大器均采用专用芯片构成，混频电路则采用混频器模块， 人机交互模块没有采用FPGA内部的PowerPC来完成，主要是基于EMI/EMC的考虑，避免把外部的干扰引入FPGA影响系统输出信号的质量。 人机交互模块采用工业级的具有相当抗干扰能力的单片机，程序采用代码陷阱等方法提高抗干扰能力， 人机交互模块的电路严格按照EMI/EMC的要求设计，增加各种抗干扰电路，并且在经过充分测试后才接入系统。上述电路由于大量采用专用芯片和模块来代替分立元件电路以及以严谨的精神进行设计，因此具有可靠性高，调试容易，体积小巧等优点。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
