×

深亚微米下ASIC后端设计及实例

消耗积分:3 | 格式:rar | 大小:553 | 2009-12-14

无人岛

分享资料个

本文通过对传统大规模集成电路设计流程的优化，得到了更适合于深亚微米工艺集成电路的后端设计流程，详细介绍了包括初步综合、自定义负载线的生成、版图规划、时钟树综合、静态时序分析等，并通过前端和后端设计的相互协作对大规模集成电路进行反复优化以实现设计更优。并基于ARTISAN 标准单元库，以PLL 频率综合器中可编程分频器为例，在TSMC 0.18μm CMOS 工艺下进行了后端设计，最后给出了可编程分频器的后仿真结果、芯片照片和测试结果，
芯片内核面积1360.5μm2，测试结果表明设计符合要求。
关键词：深亚微米，后端设计，标准单元，自定义线负载模型
下载并关注上传者 低至0.43元/天 开通VIP 免费下载

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉

评论(0)
发评论

下载排行榜

全部0条评论

快来发表一下你的评论吧 !