资料下载
×
CCD时序电路与数据缓存器的一体化设计
消耗积分:5 |
格式:rar |
大小:223 |
2010-01-06
路过秋天
分享资料个
在分析了Sarnoff 公司的VCCD512H 面阵型CCD 图像传感器驱动时序关系的基础上，
结合某CCD 相机电子系统的总体要求，完成了基于FPGA 驱动时序发生器与数据缓存器的一体化设计。选用Xilinx 公司的XQ2V3000 系列FPGA 作为硬件设计平台，运用VHDL 语言对驱动时序电路和数据缓存子系统进行了描述，并采用Alter 公司的Quartus II 集成设计软件对设计进行了RTL 级仿真及配置。仿真结果表明，所设计的基于FPGA 一体化时序与数据缓存子系统不仅可以满足CCD 芯片和视频处理的时序要求，还可以与CCD 相机控制系统进行可靠的串行通信，从而检测和控制相机的工作状态。
结合某CCD 相机电子系统的总体要求，完成了基于FPGA 驱动时序发生器与数据缓存器的一体化设计。选用Xilinx 公司的XQ2V3000 系列FPGA 作为硬件设计平台，运用VHDL 语言对驱动时序电路和数据缓存子系统进行了描述，并采用Alter 公司的Quartus II 集成设计软件对设计进行了RTL 级仿真及配置。仿真结果表明，所设计的基于FPGA 一体化时序与数据缓存子系统不仅可以满足CCD 芯片和视频处理的时序要求，还可以与CCD 相机控制系统进行可靠的串行通信，从而检测和控制相机的工作状态。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
