资料下载
HyperLink的介绍和配置和编程的性能考虑
分享资料个
HyperLink 为两个KeyStone 架构DSP 之间提供了一种高速，低延迟，引脚数量少的通信接口。HyperLink 的用户手册已经详细的对其进行了描述。本文主要是为HyperLink 的编程提供了一些额外的补充信息。同时本文还讨论了HyperLink 的性能，提供了在各种操作条件下的性能测试数据。对影响HyperLink 性能的一些参数进行了讨论。
HyperLink 为两片DSP 之间提供一种高速、低延迟，引脚数少的通信连接接口。
HyperLink 的设计速度最高速率支持 12.5Gbps，目前在大部分的KeyStone DSPs 上， 由于受限于SerDes 和板级布线，速度接近为10Gbps 。HyperLink 是TI 专有的外设接口。相对于用于高速Serdes 接口的传统的 8b10b 编码方式，HyperLink 减少了编码冗余，编码方式等效于8b9b。单片DSP 为HyperLink 提供4 个SerDes 通道，所以10Gbps 的HyperLink 理论吞吐率为10*4*（8/9）= 35.5Gbps= 4.44GB/s.
HyperLink 使用了PCIE 类似的内存映射机制，但它为多核DSP 提供了一些更灵活的特性。本文将会使用几个范例来详细解释这一点。
本文还讨论了HyperLink 的性能，提供了在各种操作条件下的性能测试数据。对影响HyperLink 性能的一些因素进行了讨论。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
- 相关下载
- 相关文章
