资料下载
×
PIC32MZ器件系列中使用L1CPU高速缓存实现的风险和解决方法
消耗积分:0 |
格式:pdf |
大小:0.85 MB |
2018-05-25
吴湛
分享资料个
本文档提供了PIC32MZ 器件系列中一级（Level 1， L1）CPU高速缓存实现的相关信息，并介绍了高速缓存系统的相关风险。此外还提供了解决这些风险的方法。
对于高级用户，还针对MPLAB® Harmony集成软件框架高速缓存管理程序以及microAptiv™内核中的特殊指令进行了讨论，旨在管理高速缓存以实现最佳性能。
CPU高速缓存是一块独立的存储区域，用于补偿主存储器的访问时间。一级高速缓存使用的存储器与CPU 一样快，因此只要CPU访问高速缓存，便无需等待指令或数据。二级高速缓存和三级高速缓存与一级高速缓存结合使用，其存储器的访问时间比CPU长，但比主存储器短。
PIC32MZ器件系列仅使用一级高速缓存。L1高速缓存分为两部分：指令高速缓存和数据高速缓存。CPU既可以直接访问存储器，也可以通过高速缓存访问存储器。
为使PIC32MZ器件系列实现最佳性能，使用高速缓存是至关重要的。通过系统总线进行存储器访问需要多个时钟周期，而通过高速缓存进行存储器访问只需一个时钟周期。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
