资料下载
×
基于0.25um CMOS工艺的锁相环电路设计
消耗积分:5 |
格式:rar |
大小:333 |
2008-08-15
杜喜喜
分享资料个
锁相环在很多领域都得到了广泛应用。本文给出了一款全芯片集成锁相环电路设计，其工作输
出频率范围在50M 到150M 之间，抖动在150ps 以内，工作电压为2.5 伏，该芯片采用了0.25um CMOS
工艺。本文主要阐述全芯片集成锁相环的设计方法，以及对各个参数的折衷设计考虑，最后给出了
一些仿真结果和电路物理版图。
关键词:锁相环；CMOS 工艺；抖动
锁相环是相位锁定环路的简称，整个环路是一个反馈系统，如图1.1 所示,有一个固定的相位θi
从相位探测器的一端输入，另一输入端为压控振荡器输出分频后的相位θo，相位探测器通过比较两
信号的相位，输出一个相位差θe=θi-θo，通过相位探测器后，从相位探测器输出的电压为vd，通过一
个环路滤波器F(s)，输出一个控制电压vc，该电压直接控制压控振荡器的频率，系统通过一个反馈
的作用，使得压控振荡器输出的相位朝着θe 等于零的方向变化[1]。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
