×

集成电路抗ESD设计中的TLP测试技术

消耗积分:5 | 格式:rar | 大小:124 | 2010-04-29

xymbmcu

分享资料个

摘要：介绍了一种研究器件和电路结构在EsD期间新的特性测试方法—一TLP法，该方法不仅可替代HBM测试，还能帮助电路设计师详细地分析器件和结构在ESD过程中的运行机制，有目的地进行器件ESD保护电路的设计，提高器件的抗ESD水平。
关键词：静电放电；传输线脉冲；测试技术；人体模型
下载并关注上传者 低至0.43元/天 开通VIP 免费下载

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉

评论(0)
发评论

下载排行榜

全部0条评论

快来发表一下你的评论吧 !