本文详细介绍了一种借助VHDL 硬件描述性语言实现基于FPGA 硬件平台的通用微处理器设计的完整方案。该型CPU 具有实现简单快捷、成本低、通用性强、扩展容易的特性。本文分两大部分阐述:第一部分给出了该型CPU 详细的结构图、原理说明、与相应存贮器的连接、存贮器模型以及部分VHDL 源代码及其分析说明;第二部分针对该型CPU 较强的扩展性能,从位扩展、功能扩展、存贮器容量扩展与段式模型以及与外围电路的连接角度进行研究,充分发挥该型CPU 的潜能,并给出了一个CPU 协同外围电路实现全自动洗衣机定时控制的例子。
随着电子技术的飞速发展,传统的数字系统设计方式已逐渐被电子设计自动化(EDA)方法所取代,即利用计算机辅助设计软件为工具,采用高密度可编程逻辑器件(PLD)或现场可编程门阵列FPGA 实现复杂数字系统。本研究基于FPGA 器件,以VHDL 硬件描述语言为手段,给出了一个通用微处理器的完整设计细节,并讨论了该微处理器的扩展办法及应用实例,为了叙述方便起见,暂定名为DM1 型CPU,并以16 位方式进行说明。
1. DM1 型CPU 及存贮器模型分析
1.1 CPU 结构模型
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
全部0条评论
快来发表一下你的评论吧 !