使用OSERDES发送高速串行数据

LVDS差分信号输入输出的处理方法

Verilog实现讲解

认识一下只有driver的验证平台

聊聊使用Verdi去分析NBA Delay的问题

Easier UVM Code Generator Part 4:生成层次化的验证环境

怎么设计一个Glitch Free的时钟切换电路呢？

介绍一下奇数分频器的设计

任意偶数的分频器设计

怎么设计一个32bit浮点的加法器呢？

介绍Verilog的2大类时序控制方法

Verilog任务与函数的区别

Verilog除法器设计

HDB3编解码简析

编写一个创建模块dut实例的测试平台

解读ADC采样芯片EV10AQ190A的工作模式

构建一个4位二进制计数器

JESD204B具体调试过程

FPGA中实现信号延时的资源消耗

I2C通信的详细讲解