搜索内容
登录
HDL
8人关注
...展开
188
文章
100
视频
127
帖子
49089
阅读
关注标签，获取最新内容
全部
技术
资讯
资料
帖子
视频
浅谈FPGA芯片架构
2023-07-04
2425阅读
FPGA设计流程
原创
2023-07-04
2409阅读
ASIC数字设计：前端设计、验证、后端实现
2023-07-02
1948阅读
Vivado HLS能否取代HDL开发
2023-06-27
1358阅读
eda综合有哪些类型 逻辑综合的原理
2023-06-26
3280阅读
乘法器的Verilog HDL实现方案
2023-06-21
2167阅读
一枚使用ChatGPT设计的芯片
2023-06-19
866阅读
EDA逻辑综合概念 逻辑综合三个步骤
2023-06-19
4511阅读
用ChatGPT设计了一颗芯片
2023-06-19
1566阅读
浅谈DC综合工具的工作流程
2023-06-19
5475阅读
如何在Vivado中添加时序约束
2023-06-23
4529阅读
FPGA时序约束的基础知识
2023-06-06
2103阅读
Verilog中阻塞和非阻塞赋值金规
2023-06-01
3201阅读
Vitis™ Model Composer 2023.1现已更新
2023-05-31
3642阅读
FPGA编程语言之verilog语法2
2023-05-22
1874阅读
FPGA编程语言之verilog语法1
2023-05-22
1924阅读
Vivado HDL编写示例
2023-05-16
2124阅读
Vivado综合参数设置
2023-05-16
6023阅读
IC设计全流程和要用到的EDA工具介绍
2023-05-12
2915阅读
SpinalHDL语法之Bool类型
2023-05-05
1294阅读
上一页
3
/
17
下一页
相关推荐
更多 >
高云半导体
Zedboard
I2S
SoC FPGA
简单PLD
逻辑芯片
UltraScale
16nm
三人表决器
HLS
×
20
完善资料，
赚取积分
下载APP
搜索内容
