搜索内容
登录
Verilog
28人关注
Verilog HDL是一种硬件描述语言(HDL:Hardware Description Language),以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式,还可以表示数字逻辑系统所完成的逻辑功能。
...展开
678
文章
652
视频
909
帖子
109302
阅读
关注标签,获取最新内容
全部
技术
资讯
资料
帖子
视频
方案
verilog中for循环是串行执行还是并行执行
2024-02-22
669阅读
verilog如何调用其他module
2024-02-22
1147阅读
verilog task和function区别
2024-02-22
246阅读
verilog function函数的用法
2024-02-22
1174阅读
verilog中function和task的区别
2024-02-22
358阅读
verilog同步和异步的区别 verilog阻塞赋值和非阻塞赋值的区别
2024-02-22
369阅读
如何设计一个16比特的减法器呢?
2024-02-19
355阅读
Verilog状态机+设计实例
原创
2024-02-12
1996阅读
verilog中函数和任务对比
原创
2024-02-12
543阅读
Verilog HDL数字集成电路设计方法概述
2024-02-03
106阅读
verilog的135个经典实例
2024-02-02
139阅读
怎么用emac实现Verilog自动连线呢?
2024-01-24
582阅读
verilog运算符的优先级
2024-01-19
544阅读
如何对Verilog/SystemVerilog代码加密
2024-01-15
778阅读
Verilog中的三态门与双向信号详解
2024-01-11
1589阅读
关于FPGA的开源项目介绍
2024-01-10
544阅读
基于FPGA的轻量级CAN总线控制器
2024-01-05
358阅读
数字电路设计有哪些仿真验证流程
2024-01-02
380阅读
FPGA学习入门从点灯开始
2023-12-28
247阅读
verilog语法-如何使用function提高效率?
2023-12-25
476阅读
上一页
2
/
65
下一页
相关推荐
更多 >
IOT
海思
STM32F103C8T6
数字隔离
硬件工程师
wifi模块
74ls74
UHD
MPU6050
Protues
STC12C5A60S2
×
20
完善资料,
赚取积分