资料下载
×
system verilog语言简介
消耗积分:2 |
格式:pdf |
大小:0.12 MB |
2024-11-01
解伟峰
分享资料个
Verilog 模块之间的连接是通过模块端口进行的。为了给组成设计的各个模块定义端口， 我们必须对期望的硬件设计有一个详细的认识。不幸的是，在设计的早期，我们很难把握设 计的细节。而且，一旦模块的端口定义完成后，我们也很难改变端口的配置。另外，一个设 计中的许多模块往往具有相同的端口定义，在 Verilog 中，我们必须在每个模块中进行相同 的定义，这为我们增加了无谓的工作量。 SystemVerilog 提供了一个新的、高层抽象的模块连接，这个连接被称为接口（Interface）。 接口在关键字 interface 和 endinterface 之间定义，它独立于模块。接口在模块中就像一个单 一的端口一样使用。在最简单的形式下，一个接口可以认为是一组线网。例如，可以将 PCI 总线的所有信号绑定在一起组成一个接口。通过使用接口，我们在进行一个设计的时候可以 不需要首先建立各个模块间的互连。随着设计的深入，各个设计细节也会变得越来越清晰， 而接口内的信号也会很容易地表示出来。当接口发生变化时，这些变化也会在使用该接口的 所有模块中反映出来，而无需更改每一个模块。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
