搜索内容
登录
Verilog
30人关注
Verilog HDL是一种硬件描述语言（HDL:Hardware Description Language），以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。
...展开
713
文章
652
视频
948
帖子
114220
阅读
关注标签，获取最新内容
全部
技术
资讯
资料
帖子
视频
方案
设计一个简单的SOC
2022-11-16
551阅读
SystemVerilog中的类的继承
2022-11-15
1452阅读
SystemVerilog中的package和`include有什么不同？
2022-11-14
2410阅读
SystemVerilog中class的基本概念
2022-11-14
2486阅读
多用复用器资料分享
2022-11-14
518阅读
SpinalHDL中不可不知的位拼接符
2022-11-12
1854阅读
SystemVerilog中的Packed Union
2022-11-12
1576阅读
SystemVerilog中的Unpacked Unions
2022-11-11
1080阅读
Verilog常用基础语法全梳理
2022-11-10
5398阅读
Systemverilog中的union
2022-11-09
1355阅读
SystemVerilog中的struct
2022-11-07
3206阅读
SystemVerilog中的Packed Structure
2022-11-07
3169阅读
SystemVerilog中的package
2022-11-07
1790阅读
HLS与RTL语言的使用最佳实践研究
2022-11-06
1913阅读
如何将算法“翻译”成Verilog？
2022-11-03
1421阅读
重点介绍所有综合编译器都支持的for和repeat循环
2022-11-03
3368阅读
Verilog HDL高级数字设计
2022-11-03
5014阅读
Verilog定位手段
2022-11-01
865阅读
异步FIFO之Verilog代码实现案例
2022-11-01
2420阅读
同步FIFO之Verilog实现
2022-11-01
2808阅读
上一页
21
/
66
下一页
相关推荐
更多 >
IOT
海思
STM32F103C8T6
数字隔离
硬件工程师
wifi模块
MPU6050
Protues
UHD
STC12C5A60S2
74ls74
×
20
完善资料，
赚取积分
下载APP
搜索内容
