搜索内容
登录
Verilog
31人关注
Verilog HDL是一种硬件描述语言(HDL:Hardware Description Language),以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式,还可以表示数字逻辑系统所完成的逻辑功能。
...展开
717
文章
652
视频
950
帖子
115152
阅读
关注标签,获取最新内容
全部
技术
资讯
资料
帖子
视频
方案
讲一讲芯片设计中的verilog是什么
2023-12-04
2685阅读
使用SystemVerilog调试布局方法
2023-12-02
2411阅读
Verilog代码:if-else和case的电路结构和区别
2023-11-29
6619阅读
分享一些SystemVerilog的coding guideline
2023-11-22
1797阅读
如何设计一个参数化的数据选择器
2023-11-20
2464阅读
浅谈Verilog HDL代码编写风格
2023-11-20
1742阅读
基于Feature架构设计的百兆以太网交换机项目
2023-11-20
1645阅读
现在公司里做设计是用SV还是Verilog?
2023-11-15
1284阅读
CRC校验码的多种Verilog实现方式
2023-11-12
9135阅读
Verilog基础:介绍几个常用的按位操作符
2023-11-09
3380阅读
Verilog基础:几个常用的按位操作符
2023-11-09
3014阅读
ADS VerilogA的权宜之计—直接解决ADS向量端口问题
2023-11-09
4514阅读
如何高效替换Soft IP中的标准cell
2023-11-09
1621阅读
DDS信号生成模块的Verilog实现
2023-11-08
3826阅读
使用“~”运算符对单bit信号进行取反
2023-11-08
2692阅读
使用枚举类型表示状态机进入死循环
2023-11-07
2020阅读
在SOC环境里面C代码是怎么执行的?
2023-11-06
4348阅读
基于verilog的万年历
2023-11-06
880阅读
pipeline高端玩法—优先级介绍
2023-11-04
1586阅读
Xilinx FPGA学习笔记
2023-11-02
1893阅读
上一页
6
/
66
下一页
相关推荐
更多 >
IOT
海思
STM32F103C8T6
数字隔离
硬件工程师
MPU6050
wifi模块
UHD
Protues
74ls74
STC12C5A60S2
×
20
完善资料,
赚取积分