搜索内容
登录
Verilog
31人关注
Verilog HDL是一种硬件描述语言（HDL:Hardware Description Language），以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。
...展开
716
文章
652
视频
949
帖子
114723
阅读
关注标签，获取最新内容
全部
技术
资讯
资料
帖子
视频
方案
SystemVerilog相比于Verilog的优势
2023-10-26
2380阅读
systemverilog：logic比reg更有优势
2023-10-26
2523阅读
vcs实用技巧
2023-10-25
3354阅读
常用的时序反标方法和EDA工具反标方法
2023-10-25
7023阅读
fpga的开发流程有哪些步骤？fpga和嵌入式系统的区别在哪里？
2023-10-24
4072阅读
基于Corundum架构的100G RDMA网卡设计
2023-10-24
4540阅读
基于FPGA的光纤通信系统的设计与实现
2023-10-24
1067阅读
Verilog 模块基本结构
2023-10-23
663阅读
SV线程的使用和控制
2023-10-21
1691阅读
FPGA协处理的优势有哪些？如何去使用FPGA协处理？
2023-10-21
2919阅读
如果FPGA/微处理器上只剩下一个GPIO，该如何进行模拟测量？
2023-10-21
2940阅读
SystemVerilog在硬件设计部分有哪些优势
2023-10-19
2518阅读
SystemVerilog：处理信号双驱动问题解析
2023-10-13
4094阅读
黑金Spartan6开发板的Verilog教程详细说明
2023-10-11
1185阅读
Verilog：for循环的综合实现
2023-10-09
4179阅读
从零开始反相器的verilog设计
2023-10-09
3615阅读
Perl脚本原理和使用方法
2023-09-25
1698阅读
Verilog中的数据位操作技巧
2023-10-01
7881阅读
SystemVerilog的随机约束方法
2023-09-24
3941阅读
verilog的逻辑运算符
2023-09-21
4153阅读
上一页
7
/
66
下一页
相关推荐
更多 >
IOT
海思
STM32F103C8T6
数字隔离
硬件工程师
wifi模块
MPU6050
UHD
Protues
74ls74
STC12C5A60S2
×
20
完善资料，
赚取积分
下载APP
搜索内容
