什么是ASIC设计？使用HDL和SystemC代码生成进行ASIC设计

分享一些优秀的verilog代码 高质量verilog代码的六要素

Verilog代码封装后门访问

在FPGA运行3D游戏的效率比在x86硬件高50倍

详解Verilog赋值语句、块语句、条件语句

ASIC数字设计：前端设计、验证、后端实现

VGA接口原理与Verilog实现编程案例解析

开源的Bluespec SystemVerilog (BSV)语言表现如何？

Vivado HLS能否取代HDL开发

SystemVerilog中ifndef如何避免重复编译

用ChatGPT设计了一颗芯片

基于FPGA的分频器设计

System Verilog的概念以及与Verilog的对比

在验证环境中开发Checks和Coverage的步骤

Verilog基本语法概述

带你了解SystemVerilog中的关联数组

FPGA的数字信号处理：重写FIR逻辑以满足时序要求

FPGA的数字信号处理：Verilog实现简单的FIR滤波器

verilog整数四则运算的位宽考量简介

Verilog中跨模块调用的两种不同方式的优缺点讨论