DW1000是一款完全集成的单芯片超宽带(UWB)低功耗低成本收发芯片,符合IEEE802.15.4-2011标准。它可以用于双向测距或时差定位系统,以定位资产的精度达到10厘米。它还支持数据传输速率高达6.8mbps
DW1000是一款完全集成的低功耗单片CMOS射频收发芯片,符合IEEE802.15.4-2011〔1〕UWB标准。
DW1000由一个模拟前端(包含接收器和发射器)和一个数字后端(与片外主机处理器接口)组成。TX/RX开关用于将接收器或发射器连接到天线端口。温度和电压监视器在芯片上提供
接收机由射频前端组成,射频前端在低噪声放大器中放大接收信号,然后将其直接下变频至基带。接收机针对宽带、线性和噪声系数进行了优化。这使得支持的IEEE802.15.4-2011〔1〕UWB信道中的每一个都能以最小的附加噪声和失真进行下变频。基带信号被解调,所得到的接收数据通过SPI提供给主机控制器。
发送脉冲序列是通过将数字编码的发送数据应用于模拟脉冲发生器而生成的。脉冲序列通过双平衡混频器上转换为由合成器产生的载波,并集中在允许的IEEE802.15.4-2011〔1〕UWB信道之一上。调制的射频波形在从外部天线发射之前被放大。
该集成电路具有片上一次性可编程(OTP)存储器。该存储器可用于存储校准数据,如发射功率电平、晶体初始频率误差调整和量程精度调整。这些调整值可以在需要时自动检索。详见5.14节。
当片上电压调节器被禁用时,Always On(AON)存储器可用于在最低功率操作状态下保留DW1000配置数据。此数据将自动上载和下载。使用DW1000 AON内存是可配置的。
DW1000时钟方案基于3个主要电路:晶体振荡器、时钟PLL和RF PLL。片上振荡器设计为使用外部晶体以38.4mhz的频率工作。如果用户系统中的其他地方有适当稳定的时钟,则可以应用外部38.4mhz时钟信号来代替晶体。这个38.4mhz的时钟用作两个片上pll的基准时钟输入。时钟PLL(表示为CLKPLL)生成数字后端所需的用于信号处理的时钟。RF PLL生成用于接收链的下变频本地振荡器(LO)和用于发射链的上变频LO。提供了一个内部13 kHz振荡器,用于睡眠状态。
主机接口包括用于设备通信和配置的仅从机SPI。实现了CRC生成、CRC校验和接收帧滤波等MAC特性。
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
全部0条评论
快来发表一下你的评论吧 !