资料下载
×
设计LVPECL终端需要考虑那些原因
消耗积分:1 |
格式:pdf |
大小:0.26 MB |
2020-07-07
名士流
分享资料个
LVPECL（低压正射极耦合逻辑）是一种输入输出（I/O）技术，从半导体工艺无法集成高性能P 型设备与高性能N 型设备起就已出现。因此，在随后的HCSL 和LVDS等高速接口中，需要外部无源器件来完成由P 型设备完成的任务。对LVPECL 而言，很少有人研究过完成输出级设计所需要的发射极电流控制与传输线终端之间的关系。剖析LVPECL 闸道的基本原理和分析任何特定LVPECL 驱动器的典型终端，有助于工程师量身定制稳健和高能效的LVPECL 终端。
LVPECL 驱动器
如图1 所示，简化的LVPECL 闸道通常用开放的发射极驱动器来实现。没有Q 和nQ 晶体管的接地通路，这两者随后被关闭。因此，输出级必须由用户通过外部元件来完成。
图2 显示标准的直流耦合LVPECL 终端。驱动器输出电流由外部Zo 电阻器和VTT 终端电压设定。由于VTT 终端电压是由相对 Vcco 的-2V 调节器产生的，输出驱动器电流不受Vcco 变量的影响。主要缺点是需要调节器，尽管它确实可以将驱动器的发射极电流保持在第一阶，不受Vcco 变化的影响。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
