资料下载
如何使用含相位体制的ADC设计实现DRFM
分享资料个
数字射频存储器（DRFM）具有对射频和微波信号的存储及再现能力，已发展成为现代电子战系统和仪器测试系统的重要组成部分。作为DRFM 的核心部分，超高速ADC，DAC 的性能直接决定了它处理模拟信号的能力。但是，由于半导体工艺及器件性能的限制，高采样率、高分辨率的ADC 及DAC 难以实现。由于相位数字化比传统的幅度数字化有多种优点，且采用相位量化可降低对上述电路的要求，所以含相位体制ADC 及DAC 的DRFM 系统得到广泛应用［1～4 ］。本文利用GaAs MESFET 全离子注入非自对准常规工艺设计了用于3bit 相位体制DRFM 系统的单片超高速相位体制ADC。测试结果表明，电路可在2GHz 时钟速率下完成采样、量化，达到1.2Gbp s 的输出码流速率，其瞬时带宽可达150MHz，具备±0.22LSB 的相位精度。
电路设计
3bit 相位体制ADC 的量化对象是输入信号的相位量，基本功能是将输入的两路正交模拟信号转换为四路含相位信息的数字信号。输出信号是占空比为1：1、频率与输入正交信号同频率的方波信号，但每相邻两路之间的相位差为45°［3 ］。3bit 相位体制ADC 的输入输出时序关系及真值表分别如图1、表1 所示。所以，3bit 相位体制ADC 的输出信号每周期含8 个相位态，电路的转换速率为输入模拟信号频率的8 倍。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
- 相关下载
- 相关文章
