资料下载
FPGA有哪些常见的错误应该如何解决
分享资料个
Quartus II 常见错误
1.Found clock-sensitive change during active clock edge at time 《time》on register “《name》”
原因： vector source file 中时钟敏感信号（如：数据，允许端，清零，同步加载等）在时钟的边缘同时变化。而时钟敏感信号是不能在时钟边沿变化的。其后果为导致结果不正确。
措施：编辑vector source file
2.Verilog HDL assignment warning at 《location》： truncated with size 《number》 to match size of target （《number》 原因：在HDL 设计中对目标的位数进行了设定，如：reg［4:0］ a; 而默认为 32 位，将位数裁定到合适的大小 措施：如果结果正确，无须加以修正，如果不想看到这个警告，可以改变设 定的位数
3.All reachable assignments to data_out（10） assign ‘0’， register removed by optimization
原因：经过综合器优化后，输出端口已经不起作用了
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
- 相关下载
- 相关文章
