×

设计最优化的时钟电路

消耗积分:0 | 格式:rar | 大小:0.31 MB | 2021-03-28

姚小熊27

分享资料个

　　高速数字电路设计超越了简单的“1”与“0”的世界而进入模拟电路领域，避免传输线效应造成的系统故障是设计师们必须认真解决的问题。本文的目的是通过对 49FCT3807与 SDRAM的一驱一和一驱二时钟电路的 SI（信号完整性）分析和参数的优化举例，使硬件设计工程师和 PCB 设计工程师了解在设计时需要考虑和注意之处。希望能够抛砖引玉。

下载并关注上传者 低至0.43元/天 开通VIP 免费下载

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉

评论(0)
发评论

下载排行榜

全部0条评论

快来发表一下你的评论吧 !