资料下载
×
Compact系列CPLD嵌入式硬核用户指南
消耗积分:2 |
格式:pdf |
大小:2.52 MB |
2022-09-26
乐侨珂
分享资料个
CPLD 系列产品具有丰富的高性能、低功耗嵌入式硬核，其中包含 1 个 SPI 硬核、2 个 I2C 硬核 和 1 个定时器硬核等。嵌入式硬核配置采用的是 8 位从 APB 接口（如图 1），兼容 AMBA APB3 协 议，时钟频率最高为 100Mhz。同时硬核具有中断功能（如图 2），可配置为中断模式。 嵌入式硬核简化了设计实现的过程，节省了 LUTs、寄存器、时钟和布线资源等，为设计人员提 供了更多的可选之处。同时硬核具有低功耗、低延迟、高速率等特点，可以替代外部专用相关芯片， 为硬件布局布线节省更多的空间。CPLD 广泛应用于消费电子、通信、汽车电子、数字电视等领域， 丰富的嵌入式硬核资源也越来越受工程师的青睐。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
