资料下载
×
基于FPGA的提高数字电路可测性方法
消耗积分:0 |
格式:pdf |
大小:1.86 MB |
2011-09-21
分享资料个
随着集成电路的飞速发展，可测性设计提上日程。本文主要创新点是利用FPGA的扩展菊花链提高待测芯片的可控制性和可观测性的方法。多芯片封装中不支持边界扫描测试结构的芯片，通过引脚引出连接到可编程逻辑器件FPGA的边界扫描单元，形成边界扫描菊花链，再通过PC机上的边界扫描测试软件对其进行连接性测试。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(1)
发评论
-
tt008e
2012-03-18
0 回复 举报毕设 ，《基于FPGA的存储器测试算法实现》，前来发烧友取经 收起回复
- 相关下载
- 相关文章
