资料下载
×
大型设计中FPGA的多时钟设计策略
消耗积分:1 |
格式:pdf |
大小:210KB |
2014-06-20
指尖的温度
分享资料个
利用 FPGA 实现大型设计时，可能需要 FPGA 具有以多个时钟运行的多重数据通路，这种
多时钟 FPGA 设计必须特别小心，需要注意最大时钟速率、抖动、最大时钟数、异步时钟
设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟，以及如何
进行布线，本文将对这些设计策略深入阐述。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
