资料下载
×
PLL1707-Q1多时钟发生器数据表
消耗积分:0 |
格式:pdf |
大小:796.81KB |
2024-08-23
王凯
分享资料个
PLL1707是一款低成本锁相环(PLL)多时钟发生器。PLL1707可以从27 MHz参考输入频率产生四系统时钟。PLL1707的时钟输出可以通过采样频率控制引脚来控制。该器件通过消除外部元件为客户节省了成本和空间，并使客户能够实现高性能音频DAC和/或ADC所需的极低抖动性能。PLL1707非常适合使用27 MH z master时钟的MPEG-2应用，如DVD录像机、HDD录像机、多媒体电脑的DVD附加卡、数字HDD系统和机顶盒。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
