资料下载
×
EDA技术电子系统的初步设计
消耗积分:0 |
格式:pdf |
大小:250KB |
2017-05-21
诗成笑傲凌沧州
分享资料个
嵌入式基于altera的课件
常用的数字电路的设计
1.分频电路的设计提供给FPGA/CPLD芯片的时钟的频率都比较高，往往在几十兆赫兹，如Altera的ED2的时钟为27MHz，而电路系统的一些电路常常需要的时钟都比较低，甚至只需要几赫兹，所以我们在电路设计中，常常要用到分频器，分频器分有偶数分频和奇数分频两种
偶数分频器的设计
module fredevider4（clockin，clockout）; input clockin; output clockout; reg count，clockout; parameter N=1; always@（posedge clockin） begin if（count== N ） begin count 《= 0; clockout 《= ~clockout; end count 《= count +1; end endmodule
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
