资料下载
×
基于DSP的语音降噪系统设计方案解析
消耗积分:1 |
格式:rar |
大小:0.5 MB |
2017-10-31
分享资料个
在现实的语音通信中会不可避免地受到来自环境中的背景噪声影响，致使通信质量严重下降，甚至听不清楚对方讲话的内容，因此对带噪语音信号进行降噪已经成为语音通信中的一个非常迫切的课题。近年来，随着VLSI技术的发展和高速DSP芯片的出现，语音增强方法走向实用化［1］。本文所介绍的语音降噪系统能够有效地实现数字降噪功能，由于降噪处理时不但要进行信号的采集与回放，还要进行降噪算法的实时处理，采用具有高速实时处理能力的DSPTMS320VC5509进行处理，能够满足日常生活中语音通信中的降噪要求。
1 降噪系统设计
1.1 硬件系统结构图
本系统采用TI公司的TMS320VC5509芯片进行信号处理和谱相减算法的处理，语音降噪系统如图1所示。系统采用12 MHz的晶振为DSP提供时钟，DSP内部工作时钟采用PLL方式设置成16倍频，使DSP的内部时钟达到192 MHz。语音采集与回放模块采用TLV320AIC23语音编解码芯片。CPLD XC95114提供读写Flash AM29LV800B和配置，启动语音编解码模块AIC23的控制信号。供电模块采用TPS73HD301，分别提供DSP芯片所需的1.6 V内核电压和3.3 V的I/O电压。
1.2 主要电路原理分析
图2为5509DSP与TLV320AIC23的接口原理图。
1 降噪系统设计
1.1 硬件系统结构图
本系统采用TI公司的TMS320VC5509芯片进行信号处理和谱相减算法的处理，语音降噪系统如图1所示。系统采用12 MHz的晶振为DSP提供时钟，DSP内部工作时钟采用PLL方式设置成16倍频，使DSP的内部时钟达到192 MHz。语音采集与回放模块采用TLV320AIC23语音编解码芯片。CPLD XC95114提供读写Flash AM29LV800B和配置，启动语音编解码模块AIC23的控制信号。供电模块采用TPS73HD301，分别提供DSP芯片所需的1.6 V内核电压和3.3 V的I/O电压。
1.2 主要电路原理分析
图2为5509DSP与TLV320AIC23的接口原理图。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
