资料下载
×
用FPGA来实现DSP解决方案的理由
消耗积分:1 |
格式:rar |
大小:0.4 MB |
2017-11-06
分享资料个
出于以下几个原因，你可能会考虑使用FPGA来实现DSP解决方案。首先是为了提高性能，尽管今天的DSP处理器很快，并对许多DSP应用来说很有用，但仍有一些应用要求性能再进一步提升，而FPGA提供了更高的性能。
例如，FPGA可以生成一个定制硬件设计，从而控制逻辑能够在硬件中实现。工程师将不必再利用精确的时钟周期来实现控制功能。此外，通过裁减硬件架构，FPGA可以提供额外的性能。如果最重要的设计考虑因素是速度，那么可以在FPGA中设计完全并行的算法处理方案。今天，用FPGA来执行DSP功能的最常见应用之一是视频处理。其它可从FPGA的更高性能中受益的应用包括雷达、超声波和高速调制解调器等。
使用FPGA进行数字信号处理的另一个理由是今天的许多系统已经包含了一个FPGA，用于协议转换、胶合逻辑或一些其它系统功能。如果那个FPGA没有被完全利用，那么把DSP功能加入其中可以为系统节约成本。而且如果标准发生改变，使用FPGA就不会有任何风险。FPGA的配置文件能够像软件那样升级，尽管它们必须被存储在系统的非易失性存储器中。
当用FPGA进行设计时，如果有可能，最好坚持使用定点数系统。这有几个原因。首先，所有嵌入在FPGA中的逻辑（乘法器、累加器）已经被设计成定点运算单元，为FPGA用途而设计的大多数内核也是如此。其次，浮点的实现很复杂，而且需要规模相当大的硬件。在产品的开发成本或每单位成本中，浮点解决方案的费用过高，因而可能不值得我们这样做。最后，FPGA内部的定点格式为用户提供了足够的灵活性，因为表示一个数字的位数可以由用户选择，而且用户可以在任何需要的地方设计舍位和进位方式，从而使定点实现很实用。
当决定在定点实现中应该使用多少位数时，请记住每增加一位会使信噪比提高约6dB。
正如市面上有许多软件，而且某些软件比其它软件更适合于不同的场合一样，创建FPGA设计的方法也有许多种。第一种设计技术是使用IP核来进行设计。这是最容易的技术，因为内核已经是设计好并经过优化的。该技术通常能提供最佳的结果，因为专家在设计内核时已经针对应用和FPGA架构采用了最佳的实现方式。
今天的大多数内核非常便于配置，例如，可选择并行实现、串行实现或对称操作。因此，我们很有可能找到可以满足大部分需求的内核。一些工具供应商和FPGA供应商甚至提供能够使用传统DSP系统设计软件（诸如Matlab之类的工具）来实现的内核，所以学习的过程并不是那么艰难。许多常见的内核对用户是免费的，如FIR滤波器和乘法器。更为复杂的内核通常需要许可费，在多数情况下，这是一次性费用。总而言之，如果设计人员缺乏FPGA设计经验且能以适当的价格发现适合其需要的内核，那么这种技术是最佳选择。
寻找合适的内核
然而，我们并不是总能找到一个可以满足系统特定需求的内核，或者，找到的内核只能提供设计的部分功能。在这种情况下，设计人员有必要使用一种现有的HDL语言来设计硬件。传统的HDL包括VHDL和Verilog。然而，C语言也正在演变成一种HDL，而且越来越多的工具开始支持C代码的硬件综合。HDL允许你完全定制自己的设计，而且可以与IP核一起使用：IP核只是简单地被HDL代码“引用”或调用。在学习HDL时，设计人员还需要学会如何使用逻辑综合仪，它读取HDL代码并将它们映射成实际的硬件。传统的HDL，即VHDL和Verilog，有更好的支持工具，但可能要求设计人员学习新的东西。大多数DSP工程师已经懂得C语言，但软件支持不是那么强大，所以可能更难达到最优的设计性能。
如果已经决定用C语言作为HDL，那么重要的事情不仅是要复用已被用于DSP软件实现的C代码，而且要把它们映射到硬件中。这将产生一种非常欠优化的实现结果。设计人员希望使用一种已经熟悉的语言，只有在为了获得这种便利性时才应该采用C语言。代码应该在实现方案已经确定之后再编写，以便代码能反映实现方案。在硬件中执行并行操作既是有可能的，也是设计人员所期望的，而这在C语言中是不可能的，因为它是为纯粹按顺序执行的软件而设计的。因此，已经进行了某些修改以允许C语言支持并行操作。在设计硬件之前，设计人员应该学会如何在C语言中高效地编写并行结构。这些结构因工具供应商的不同而略有差别。
现在，你可以开始在FPGA中实现DSP功能了。在实现你的设计时要记住以下最重要的事情：
1）学习你选中的FPGA的架构和特性，在决定实现方案时努力利用它们。
2）了解DSP应用的性能需求。要了解的最重要指标包括：采样率、采样的位分辨率和系数、滤波器的级数或傅立叶变换（FFT）的数据点数。
3）根据性能需求决定FPGA架构。
4）在实现设计时，要记住利用FPGA架构。
例如，FPGA可以生成一个定制硬件设计，从而控制逻辑能够在硬件中实现。工程师将不必再利用精确的时钟周期来实现控制功能。此外，通过裁减硬件架构，FPGA可以提供额外的性能。如果最重要的设计考虑因素是速度，那么可以在FPGA中设计完全并行的算法处理方案。今天，用FPGA来执行DSP功能的最常见应用之一是视频处理。其它可从FPGA的更高性能中受益的应用包括雷达、超声波和高速调制解调器等。
使用FPGA进行数字信号处理的另一个理由是今天的许多系统已经包含了一个FPGA，用于协议转换、胶合逻辑或一些其它系统功能。如果那个FPGA没有被完全利用，那么把DSP功能加入其中可以为系统节约成本。而且如果标准发生改变，使用FPGA就不会有任何风险。FPGA的配置文件能够像软件那样升级，尽管它们必须被存储在系统的非易失性存储器中。
当用FPGA进行设计时，如果有可能，最好坚持使用定点数系统。这有几个原因。首先，所有嵌入在FPGA中的逻辑（乘法器、累加器）已经被设计成定点运算单元，为FPGA用途而设计的大多数内核也是如此。其次，浮点的实现很复杂，而且需要规模相当大的硬件。在产品的开发成本或每单位成本中，浮点解决方案的费用过高，因而可能不值得我们这样做。最后，FPGA内部的定点格式为用户提供了足够的灵活性，因为表示一个数字的位数可以由用户选择，而且用户可以在任何需要的地方设计舍位和进位方式，从而使定点实现很实用。
当决定在定点实现中应该使用多少位数时，请记住每增加一位会使信噪比提高约6dB。
正如市面上有许多软件，而且某些软件比其它软件更适合于不同的场合一样，创建FPGA设计的方法也有许多种。第一种设计技术是使用IP核来进行设计。这是最容易的技术，因为内核已经是设计好并经过优化的。该技术通常能提供最佳的结果，因为专家在设计内核时已经针对应用和FPGA架构采用了最佳的实现方式。
今天的大多数内核非常便于配置，例如，可选择并行实现、串行实现或对称操作。因此，我们很有可能找到可以满足大部分需求的内核。一些工具供应商和FPGA供应商甚至提供能够使用传统DSP系统设计软件（诸如Matlab之类的工具）来实现的内核，所以学习的过程并不是那么艰难。许多常见的内核对用户是免费的，如FIR滤波器和乘法器。更为复杂的内核通常需要许可费，在多数情况下，这是一次性费用。总而言之，如果设计人员缺乏FPGA设计经验且能以适当的价格发现适合其需要的内核，那么这种技术是最佳选择。
寻找合适的内核
然而，我们并不是总能找到一个可以满足系统特定需求的内核，或者，找到的内核只能提供设计的部分功能。在这种情况下，设计人员有必要使用一种现有的HDL语言来设计硬件。传统的HDL包括VHDL和Verilog。然而，C语言也正在演变成一种HDL，而且越来越多的工具开始支持C代码的硬件综合。HDL允许你完全定制自己的设计，而且可以与IP核一起使用：IP核只是简单地被HDL代码“引用”或调用。在学习HDL时，设计人员还需要学会如何使用逻辑综合仪，它读取HDL代码并将它们映射成实际的硬件。传统的HDL，即VHDL和Verilog，有更好的支持工具，但可能要求设计人员学习新的东西。大多数DSP工程师已经懂得C语言，但软件支持不是那么强大，所以可能更难达到最优的设计性能。
如果已经决定用C语言作为HDL，那么重要的事情不仅是要复用已被用于DSP软件实现的C代码，而且要把它们映射到硬件中。这将产生一种非常欠优化的实现结果。设计人员希望使用一种已经熟悉的语言，只有在为了获得这种便利性时才应该采用C语言。代码应该在实现方案已经确定之后再编写，以便代码能反映实现方案。在硬件中执行并行操作既是有可能的，也是设计人员所期望的，而这在C语言中是不可能的，因为它是为纯粹按顺序执行的软件而设计的。因此，已经进行了某些修改以允许C语言支持并行操作。在设计硬件之前，设计人员应该学会如何在C语言中高效地编写并行结构。这些结构因工具供应商的不同而略有差别。
现在，你可以开始在FPGA中实现DSP功能了。在实现你的设计时要记住以下最重要的事情：
1）学习你选中的FPGA的架构和特性，在决定实现方案时努力利用它们。
2）了解DSP应用的性能需求。要了解的最重要指标包括：采样率、采样的位分辨率和系数、滤波器的级数或傅立叶变换（FFT）的数据点数。
3）根据性能需求决定FPGA架构。
4）在实现设计时，要记住利用FPGA架构。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
