资料下载
×
基于PRBS的8B/10B编码器误码率为0设计
消耗积分:0 |
格式:rar |
大小:7.73 MB |
2017-11-06
分享资料个
基于减少8B/10B编码器占用的逻辑资源和保证该编码器误码率为0的目的，采用查表法和组合逻辑实现相结合的方法设计实现了符合嵌入式互连规范Rapidl0协议的8B/10B编码器，通过伪随机二进制序列（Pseudo Random Binary Sequence，PRBS）检测方法对该编码器进行验证。FPGA综合结果表明，该设计占用的LUT为32，占用较少的逻辑资源。采用PIU3S-7测试结果表明，该8B/10B编码电路误码率为O，表明了该8B/10B编码器传输信息的可靠性。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
