在设计时序逻辑电路时,要求根据给出的具体逻辑问题。求出实现这一逻辑功能的逻辑电路。设计结果应力求简单。所以在设计同步时序逻辑电路时,一般按下面的步骤进行设计。
第一步:逻辑抽象,得出电路的状态转换图或状态转换表:第二步:状态化简,得JLH最简状态图;第三步:确定状态数,进行状态分配;第四步:选择触发器的类型,求m电路的驱动方程输出方程和状态方程;第五步:根据驱动方程,画出逻辑电路图;第六步:检查设计的电路能否自启动。
其中,第四步选用不同类型的触发器设计出来的电路是不一样的,因此,在设计具体电路之前必须选定触发器的类型。由于JK触发器具有较强的逻辑功能,在一般的时序电路的设计中大都选用它作为存贮元件,来设计最简的时序逻辑电路。所以,求取最简的J、K驱动方程就成为设计过程的重点。
本文通过与传统时序逻辑电路设计方法的比较,得到基于次态卡诺图的JK驱动方程最小化的改进方法,通过实例介绍利用次态卡诺图的JK驱动方程最小化求解方法,进行时序逻辑电路的设计。
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
全部0条评论
快来发表一下你的评论吧 !