资料下载
×
基于SRAM和DRAM结构的大容量FIFO的设计与实现
消耗积分:5 |
格式:rar |
大小:444 |
2010-02-06
cherry1989
分享资料个
基于SRAM 和DRAM 结构的大容量FIFO 的设计与实现
作者：杨奇 杨莹
摘要：本文分别针对Hynix 公司的两款SRAM 和DRAM 器件，介绍了使用CPLD 进行接口
连接和编程控制，来构成低成本、大容量、高速度FIFO 的方法。该方法具有通用性，可以方便地移植到与其他RAM 器件相连的应用中去。
关键词：CPLD，SRAM，DRAM，FIFO
1 引言
FIFO(First In First Out)是一种具有先进先出存储功能的部件，在高速数字系统当中通常用作数据缓存。在高速数据采集、传输和实时显示控制领域中，往往需要对大量数据进行快速存储和读取，而这种先进先出的结构特点很好地适应了这些要求，是传统RAM 无法达到的。许多系统都需要大容量FIFO 作为缓存，但是由于成本和容量限制，常采用多个FIFO 芯片级联扩展，这往往导致系统结构复杂，成本高。本文分别针对Hynix 公司的两款SRAM 和DRAM 器件，介绍了使用CPLD 进行接口连接和编程控制，来构成低成本、大容量、高速度FIFO 的方法。该方法具有通用性，可以方便地移植到与其他RAM 器件相连的应用中去。
作者：杨奇 杨莹
摘要：本文分别针对Hynix 公司的两款SRAM 和DRAM 器件，介绍了使用CPLD 进行接口
连接和编程控制，来构成低成本、大容量、高速度FIFO 的方法。该方法具有通用性，可以方便地移植到与其他RAM 器件相连的应用中去。
关键词：CPLD，SRAM，DRAM，FIFO
1 引言
FIFO(First In First Out)是一种具有先进先出存储功能的部件，在高速数字系统当中通常用作数据缓存。在高速数据采集、传输和实时显示控制领域中，往往需要对大量数据进行快速存储和读取，而这种先进先出的结构特点很好地适应了这些要求，是传统RAM 无法达到的。许多系统都需要大容量FIFO 作为缓存，但是由于成本和容量限制，常采用多个FIFO 芯片级联扩展，这往往导致系统结构复杂，成本高。本文分别针对Hynix 公司的两款SRAM 和DRAM 器件，介绍了使用CPLD 进行接口连接和编程控制，来构成低成本、大容量、高速度FIFO 的方法。该方法具有通用性，可以方便地移植到与其他RAM 器件相连的应用中去。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
