资料下载
如何使用FPGA实现高速图像存储系统中的SDRAM控制器
分享资料个
SDRAM作为大容量存储器在高速图像处理中具有很大的应用价值。但由于SDRAM的结构和SRAM不同，其控制比较复杂。文章详细介绍了 SDRAM存储器的结构、接口信号和操作方法，以及 SDRAM控制器的设计方法。结合实际系统，设计给出了使用FPGA实现 SDRAM控制器的硬件接口，在 Altera公司的主流FPGA芯片EPlC6Q240C8上，通过增加流水级数和将输出触发器布置在IO单元中，该控制器可达到185MHz的频率。
在高速图像采集和存储系统中需要海量数据的暂时存储，即大的中间缓存，使用 SDRAM作为数据缓存是一种非常有效的方法。 SDRAM作数据缓存不仅具有大容量和高速度的特点，而且在价格和功耗方面也占有很大的优势。由于SDRAM的基本存储单元是基于三极管和电容的，这与普通的基于触发器的SRAM的存储结构有较大差异，因此其控制机制比较复杂。虽然目前的微处理器或许多DSP都具有和 SDRAM的直接接口，但是这种接口的效率并不高，并不适合作为高速图像存储系统的应用。鉴于以上情况，木文介绍了在高速图像采集和存储系统中采用了SDRAM作为主要数据缓冲存储器，并设计了基于FPGA的 SDRAM控制器的方法，综合及仿真结果表明，在 Altera公司的主流芯片 Cyclone（EPlC6Q240C8）上，该 SDRAM控制器的最高频率可达到185MH
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
- 相关下载
- 相关文章
