资料下载
如何用正确的使用VHDL描述三态电路
分享资料个
如何用正确的使用VHDL描述三态电路Tri-State Bus Implementation
library ieee;
use ieee.std_logic_1164.all;
library lpm;
use lpm.lpm_components.all;
entity tri_bus is
port (a,b : in std_logic_vector(7 downto 0);
aen, ben : in std_logic;
q : out std_logic_vector(7 downto 0));
end tri_bus;
architecture tri_bus_body of tri_bus is
COMPONENT lpm_bustri
GENERIC (LPM_WIDTH: POSITIVE);
PORT (data: IN STD_LOGIC_VECTOR(LPM_WIDTH-1 DOWNTO 0);
enabledt: IN STD_LOGIC := '0';
tridata: INOUT STD_LOGIC_VECTOR(LPM_WIDTH-1 DOWNTO 0));
END COMPONENT;
signal temp : std_logic_vector(7 downto 0);
begin
u1:lpm_bustri
generic map (lpm_width => 8)
port map (data => a, enabledt=>aen, tridata=>temp);
u2:lpm_bustri
generic map (lpm_width => 8)
port map (data => b, enabledt=>ben, tridata=>temp);
q <= temp;
end tri_bus_body;
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
- 相关下载
- 相关文章
