×

CPU可测试性设计

消耗积分:10 | 格式:rar | 大小:183 | 2010-09-21

李军

分享资料个

摘 要 :可测试性设计（Design-For-Testability，DFT）已经成为芯片设计中不可或缺的重要组成部分。它通过在芯片的逻辑设计中加入测试逻辑提高芯片的可测试性。在高性能通用CPU的设计中，可测试性设计技术得到了广泛的应用。本文结合几款流行的CPU，综述了可应用于通用CPU等高性能芯片设计中的各种可测试性方法，包括扫描设计（Scan Design），内建自测试（Built-In Self-Test，BIST），测试点插入（Test Point Insertion），与IEEE 1149.1标准兼容的边界扫描设计（Boundary Scan Design，BSD）等技术。

下载并关注上传者 低至0.43元/天 开通VIP 免费下载

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉

评论(0)
发评论

下载排行榜

全部0条评论

快来发表一下你的评论吧 !