搜索内容
登录
AXI
1人关注
AXI是一种总线协议，该协议是ARM公司提出的AMBA3.0协议中最重要的部分，是一种面向高性能、高带宽、低延迟的片内总线。它的地址/控制和数据相位是分离的，支持不对齐的数据传输，同时在突发传输中，只需要首地址，同时分离的读写数据通道、并支持Outstanding传输访问和乱序访问，并更加容易进行时序收敛。AXI是AMBA中一个新的高性能协议。
...展开
117
文章
0
视频
77
帖子
17792
阅读
关注标签，获取最新内容
全部
技术
资讯
资料
帖子
MIPI dsi TX移植注意事项简单总结
2023-02-06
2586阅读
如何通过NoC从Versal应用处理单元(APU)访问AXI BRAM
2022-11-11
1268阅读
在Versal中通过NoC从PS-APU对AXI BRAM执行基本读写操作
2022-11-09
1140阅读
AXI FIFO和AXI virtual FIFO两个IP的使用方法
2022-11-04
6376阅读
AXI总线协议简介
2022-10-10
1.1w阅读
使用AXI VIP的几个关键步骤及常见功能
2022-10-08
7273阅读
AXI通道定义及AXI总线信号描述
2022-08-04
1.2w阅读
AXI总线协议的几种时序介绍
2022-08-02
9468阅读
使用AXI performance monitors(APM)测试MPSoC DDR访问带宽
2022-08-02
3199阅读
更新的AXI performance monitors(APM)测试工具
2022-08-02
1277阅读
AXI学习路线，从握手协议开始
2022-07-29
1521阅读
AXI_GPIO简介与使用指南
2022-07-19
6336阅读
使用AXI-Full接口的IP进行DDR的读写测试
2022-07-18
6911阅读
创建AXI Sniffer IP以在Vivado IP Integrator中使用教程
2022-07-08
1376阅读
如何使用AXI VIP在AXI4(Full)主接口中执行验证和查找错误
2022-07-08
4313阅读
如何将AXI VIP添加到Vivado工程中
2022-07-08
2711阅读
AXI VIP设计示例 AXI接口传输分析
2022-07-08
2927阅读
PS和PL之间连接的技术
2022-07-07
4957阅读
ZYNQ数据交互通路PS和PL的连接技术
2022-07-07
5053阅读
一般涉及DDR读写仲裁的控制逻辑需要注意哪些方面
2022-06-15
2816阅读
上一页
4
/
7
下一页
相关推荐
更多 >
IOT
海思
STM32F103C8T6
数字隔离
硬件工程师
wifi模块
MPU6050
Protues
UHD
STC12C5A60S2
74ls74
×
20
完善资料，
赚取积分
下载APP
搜索内容
