FIFO IP核报Memory Collision Error on RAMB36E1解决方案

手把手用Verilog实现FIR滤波器

为保证数字电路时序裕量所做的努力

使用XDMA测试FPGA与PC通信的过程

FPGA定点数截位的基本准则

波形系统三大关键点解析

Vivado Schematic中的实线和虚线有什么区别？

FPGA浮点数表示及计算机数值表示规则

m序列的verilog实现以及使能信号解决跨时终域问题

使用OSERDES发送高速串行数据

使用ISERDES接收高速串行数据

Idelay对时序的补救

LVDS差分信号输入输出的处理方法

带你认识滤波器及FIR滤波器设计

FIR及IIR滤波器的FPGA设计实现方案

怎么使用MATLAB进行O-RAN小基站建模和仿真？

基于FPGA的深度学习CNN加速器设计方案

一个简单的RTL同步FIFO设计

FPGA时序约束之衍生时钟约束和时钟分组约束

如何区分FPGA中的软核、硬核、固核