Vivado仿真器和代码覆盖率简析
FPGA图像处理-Sobel边缘检测原理
状态机的设计方法和三段式描述
使用Verilog HDL描述寄存器的硬件
RAL寄存器模型操作指南
用chatgpt插件Code Interpreter写码
D触发器如何保证不出现“空翻”现象?
PCIe—Bar空间是怎么生效的?
verilog语言的可综合性和仿真特性
教你如何书写高质量的Verilog代码?
唠一唠解决FPGA约束中时序不收敛的问题
介绍一下FPGA时序约束语法的“伪路径”和“多周期路径”
对话式LLM用于硬件设计
IC设计端EDA工具的使用
在PSIM中进行VHDL的联合仿真
浅析Stream里的隐式转换
让ChatGPT伪装成Linux
FPGA设计高级技巧(Xilinx篇)
资深工程师分享学习fpga的一些经验(十五条fpga设计铁律)
学习FPGA需要注意的几个重要问题