搜索内容
登录
RTL
1人关注
RTL在电子科学中指的是寄存器转换级电路（Register Transfer Level）的缩写，也叫暂存器转移层次。
...展开
356
文章
30
视频
97
帖子
62435
阅读
关注标签，获取最新内容
全部
技术
资讯
资料
帖子
视频
如何利用莱迪思宏设计流程缩短FPGA设计周期
2023-07-06
808阅读
探讨一下SDC的各种语法构成和整体结构
2023-07-06
6227阅读
分形生成FPGA设计练习
2023-07-06
475阅读
时序（Timing）对功能ECO有多重要
2023-07-05
2623阅读
低功耗之门控时钟设计
2023-06-29
5841阅读
有没有办法像debug RTL代码一样将UVM中变量拉到波形上看呢？
2023-06-29
3041阅读
SDC是如何炼成的？怎么去验收SDC呢？
2023-06-28
6057阅读
Clock Domain Crossing跨时钟域检查
2023-06-28
2594阅读
时钟是电路的实际控制者？
2023-06-28
747阅读
verilog语言的可综合性和仿真特性
2023-06-28
3245阅读
低功耗设计基础：Clock Gating
2023-06-27
2590阅读
在RTL编码书写中如何考虑时延与布线的问题呢？
2023-06-27
1553阅读
Xilinx高质量时钟输出ODDR原语的概述及使用方法
2023-06-27
1w阅读
FSM状态机序列检测的方法
2023-06-26
3212阅读
数字IC前端设计流程及工具
2023-06-25
2866阅读
Verilog inout双向口使用和仿真的方法
2023-06-25
8016阅读
FPGA的编译过程讨论
2023-06-21
1326阅读
Xilinx的高质量时钟输出ODDR原语
2023-06-21
3567阅读
芯片设计进阶之路—SpyGlass CDC流程深入理解
2023-06-21
2.4w阅读
FPGA的数字信号处理：重写FIR逻辑以满足时序要求
2023-06-20
1082阅读
上一页
8
/
20
下一页
相关推荐
更多 >
高云半导体
Zedboard
I2S
SoC FPGA
简单PLD
逻辑芯片
UltraScale
16nm
三人表决器
Samtec
HLS
×
20
完善资料，
赚取积分
下载APP
搜索内容
