SystemVerilog中的联合(union)介绍

systemverilog：logic比reg更有优势？

节省编译时间的解决方法

如何脱离Vivado建立单独仿真环境软件呢？

如何让级联URAM获得最佳时序性能

为多个Vivado™工程复用远程IP高速缓存

什么是DFX技术？DFX设计一定要执行设计规则检查吗？

IC设计：接口X态隔离设计

verilog语法说明之case casez case

教你学Vivado—以2选1多路选择器为例

为什么说Vivado是基于IP的设计？

什么是逻辑综合？逻辑综合的流程有哪些？

Formal Verify形式验证的流程概述

Verilog UDPs的语法说明

谈谈几种芯片设计增加代码复用性的方法

阻塞赋值与非阻塞赋值

基于循环队列的FIFO缓存实现

一种简单的、真实的基于循环序列的FIFO缓存设计

clock-gating的综合实现

verilog-2005和systemverilog-2017标准规范