RTL设计方法学及设计原理之数字信号的类型分析

如何实现基于FPGA Vivado的74系列IP封装呢？

复位信号是什么意思？复位信号的作用？详解Xilinx FPGA复位信号那些事

verilog可综合的语法子集

ICer这5种bug你是不是经常遇到？

什么是形式验证(Formal验证)？Formal是怎么实现的呢？

Signal tap逻辑分析仪使用教程

Clock Gating的特点、原理和初步实现

FPGA状态机设计思想

浅谈RTL中常见的bug

RTL实例化的clock gating cell浅见

RTL电路的设计原则和方法

寄存器是什么 掌握使用寄存器做设计需要注意的事项

当RTL代码的接口中存在数组形式的接口时如何处理？

RAL寄存器模型操作指南

如何在Advanced IO Wizard(XPHY)中使用XPIO_VREF

如何利用莱迪思宏设计流程缩短FPGA设计周期

探讨一下SDC的各种语法构成和整体结构

时序（Timing）对功能ECO有多重要

低功耗之门控时钟设计