搜索内容
登录
UVM
0人关注
UVM是一个以SystemVerilog类库为主体的验证平台开发框架，验证工程师可以利用其可重用组件构建具有标准化层次结构和接口的功能验证环境。
...展开
160
文章
0
视频
27
帖子
19943
阅读
关注标签，获取最新内容
全部
技术
资讯
资料
帖子
UVM中uvm_config_db机制背后的大功臣
2023-06-29
2646阅读
有没有办法像debug RTL代码一样将UVM中变量拉到波形上看呢？
2023-06-29
3003阅读
有趣的UVM_LOG用法
2023-06-29
1523阅读
如何用Verdi查看UVM环境中的变量？
2023-06-25
2851阅读
数字IC验证之基本的TLM通信
2023-06-25
1178阅读
数字IC验证之UVM概述
2023-06-25
3544阅读
UVM中基于SOCKET通信的TLM2.0介绍
2023-06-25
4009阅读
数字IC验证的护城河是什么？
2023-06-25
622阅读
UVM中uvm_config_db机制背后的大功臣
2023-06-20
2138阅读
浅析UVM中的Virtual Sequences
2023-06-20
3357阅读
uvm中的Scoreboards介绍
2023-06-20
2855阅读
为什么要同时存在m_sequencer和p_sequencer他们两个？
2023-06-19
2911阅读
为什么需要使用virtual，不用可不可以？
2023-06-16
1937阅读
我眼中UVM启动sequence的几种常见方式
2023-06-16
4744阅读
探讨一下在UVM中典型的验证平台
2023-06-15
1713阅读
认识一下只有driver的验证平台
2023-06-15
1254阅读
我的第三个UVM代码—把testcase与driver分开
2023-06-15
1079阅读
我的第二个UVM代码—连接interface
2023-06-15
2337阅读
我的第一个UVM代码—Hello world
2023-06-15
1273阅读
创建UVM Testcase的步骤
2023-06-15
2508阅读
上一页
3
/
9
下一页
相关推荐
更多 >
IOT
海思
STM32F103C8T6
数字隔离
硬件工程师
wifi模块
MPU6050
Protues
74ls74
STC12C5A60S2
UHD
×
20
完善资料，
赚取积分
下载APP
搜索内容
