Verilog中跨模块调用的两种不同方式的优缺点讨论

简易FM信号调制的FPGA实现过程讲解

三段式状态机编写问题及三段式状态机各部分功能分析

FPGA在线调试信号被优化原因分析及防止优化方法总结

为什么要同时存在m_sequencer和p_sequencer他们两个？

优秀的Verilog/FPGA开源项目-MATH库介绍

Verilog基本语法之数据类型

m序列的verilog实现以及使能信号解决跨时终域问题

Verilog实现讲解

配置芯片寄存器的SPI通信协议的verilog实现

Systemverilog中的Driving Strength讲解

聊聊形式验证中的SVA

谈谈UVM代码生成器的优点及开发使用时需要注意的问题

列举一下有趣的Systemverilog数组约束示例

数字硬件建模SystemVerilog之Interface方法概述

简单总结一下Verilog在设计时的不方便地方

不同的Verilog代码功耗与面积(PPA)差距能有多大？

介绍调试Debug过程中常用的方法和技巧

SystemVerilog构建大型电路

ChatGPT在后端设计中有什么应用？