搜索内容
登录
Verilog
30人关注
Verilog HDL是一种硬件描述语言（HDL:Hardware Description Language），以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。
...展开
713
文章
652
视频
948
帖子
114220
阅读
关注标签，获取最新内容
全部
技术
资讯
资料
帖子
视频
方案
systemverilog和verilog的区别
2022-11-01
3009阅读
IC设计知识点：verilog定位手段之关键信号统计
2022-10-31
1595阅读
SpinalHDL语法篇之Bool类型
2022-10-31
1777阅读
SystemVerilog中的关联数组
2022-10-31
4686阅读
SystemVerilog中的操作方法
2022-10-31
4235阅读
SystemVerilog中的队列
2022-10-31
5476阅读
SystemVerilog中的Queue Methods
2022-10-31
1841阅读
如何用Python写Verilog？
2022-10-26
1739阅读
System Verilog中的Bits与Bytes是等价的吗
2022-10-26
1147阅读
使用Verilog硬件描述语言练习加法器设计
2022-10-26
3666阅读
什么样的Verilog代码风格是好的风格？
2022-10-24
2277阅读
systemverilog的决策语句if…else语句介绍
2022-10-21
4379阅读
20GB英特尔芯片机密数据被黑客窃取并分享！
2022-10-20
1552阅读
SystemVerilog中数组的赋值、索引和切片
2022-10-20
6380阅读
HDLBits: 在线学习SystemVerilog-Problem
2022-10-20
2452阅读
SystemVerilog3.1a语言参考手册
2022-10-19
495阅读
unpacked数组和packed数组的主要区别
2022-10-18
3626阅读
关于有符号数据类型的示例
2022-10-17
1730阅读
关于字符串数据类型的示例
2022-10-17
2818阅读
SystemVerilog中$cast的应用
2022-10-17
3892阅读
上一页
22
/
66
下一页
相关推荐
更多 >
IOT
海思
STM32F103C8T6
数字隔离
硬件工程师
wifi模块
MPU6050
Protues
UHD
STC12C5A60S2
74ls74
×
20
完善资料，
赚取积分
下载APP
搜索内容
