搜索内容
登录
Verilog
30人关注
Verilog HDL是一种硬件描述语言（HDL:Hardware Description Language），以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。
...展开
713
文章
652
视频
948
帖子
114219
阅读
关注标签，获取最新内容
全部
技术
资讯
资料
帖子
视频
方案
Verilog编码风格
2022-06-26
1860阅读
$unit声明空间
2022-06-21
1225阅读
8位数码管显示-verilog-xlinx
2022-06-20
662阅读
基于Verilog语言的交通灯设计
2022-06-20
672阅读
EpicFV面向Verilog的形式化验证工具
2022-06-17
630阅读
Johnson约翰逊计数器Verilog实现
2022-06-15
3472阅读
SystemVerilog包的简介与使用
2022-06-15
4423阅读
sv2v将SystemVerilog转换为Verilog
2022-06-13
1098阅读
Verilog的块语句fork...join 和 begin...end
2022-06-09
3980阅读
高覆盖率的Verilog代码的编写技巧
2022-05-26
4974阅读
vcs学习笔记(常用选项/仿真流程/代码覆盖率/综合后仿真/图一乐技巧)
2022-05-23
1.5w阅读
Verilog HDL语言的数据类型和运算符
2022-05-18
3295阅读
Verilog的块语句
2022-05-18
1819阅读
什么是张量处理单元（TPU）
2022-04-27
7186阅读
如何在Verilog中创建有限状态机
2022-04-26
4498阅读
tinyriscv通俗易懂的微型RISC-V处理器核
2022-04-25
1150阅读
FIR滤波器的MATLAB与FPGA设计
2022-04-24
4434阅读
Nyuzi开源图形处理器
2022-04-15
985阅读
System Verilog-文本值
2022-04-13
1895阅读
自动连线的神器——emacs verilog mode
2022-03-29
6973阅读
上一页
26
/
66
下一页
相关推荐
更多 >
IOT
海思
STM32F103C8T6
数字隔离
硬件工程师
wifi模块
MPU6050
Protues
UHD
STC12C5A60S2
74ls74
×
20
完善资料，
赚取积分
下载APP
搜索内容
