搜索内容
登录
Verilog
28人关注
Verilog HDL是一种硬件描述语言（HDL:Hardware Description Language），以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。
...展开
693
文章
652
视频
929
帖子
110155
阅读
关注标签，获取最新内容
全部
技术
资讯
资料
帖子
视频
方案
数码管的显示原理及其实现方式
2023-10-01
9077阅读
Verilog UDPs的语法说明
2023-09-13
1209阅读
轻松成为设计高手Verilog_HDL实用精解
2023-09-13
211阅读
verilog的数据类型
原创
2023-09-11
1042阅读
基于循环队列的FIFO缓存实现
2023-09-11
826阅读
VHDL与Verilog硬件描述语言TestBench的编写
2023-09-09
1765阅读
ZYNQ7000系列FPGA资源对比
2023-09-06
1395阅读
奇偶校验器的设计方法和特点
2023-09-05
2982阅读
verilog-2005和systemverilog-2017标准规范
2023-09-04
2815阅读
Interface接口的优势和使用示例
2023-09-01
1375阅读
Testbench的基本组成和设计规则
2023-09-01
1315阅读
阻塞赋值与非阻塞赋值区别 异步复位、同步复位和异步复位同步撤销
2023-08-31
1014阅读
基于Verilog的同步FIFO的设计方法
2023-08-31
897阅读
调制解调verilog程序开发需求
2023-08-30
698阅读
soc中的组合逻辑和时序逻辑应用说明
2023-08-30
1250阅读
二十进制编码器及Verilog HDL描述 Verilog HDL程序的基本结构及特点
2023-08-28
3015阅读
IC设计的难点在哪里？
2023-08-23
377阅读
Verilog设计规范包括哪些内容
2023-08-17
415阅读
IC设计之Verilog代码规范
2023-08-17
1542阅读
Verilog例程 Verilog HDL程序设计教程
2023-08-16
238阅读
上一页
7
/
65
下一页
相关推荐
更多 >
IOT
海思
STM32F103C8T6
数字隔离
硬件工程师
wifi模块
74ls74
MPU6050
Protues
UHD
STC12C5A60S2
×
20
完善资料，
赚取积分
下载APP
搜索内容
