AMD Versal Adaptive SoC Clock Wizard AXI DRP示例

如何使用One Spin检查AMD Vivado Design Suite Synth的结果

集成电路封装设计为什么需要Design Rule

Vivado 2024.1版本的新特性(2)

Vivado 2024.1版本的新特性(1)

导入网络表文件

如何读懂design

简述Vivado中的Elaborate的作用

Congestion修复实例及脚本分享-加Blockage array/keepout margin

反相器的verilog设计和仿真

StarRC教程-如何基于Dummy/Metal Fill GDS抽取寄生RC文件

Vivado中的Elaborate是做什么的？

如何在Qt Design Studio中创建连接和状态

XDMA/PCIE IP的定制和Block Design的搭建

123D Design修改Axidraw X轴STL文件的方法

用Elaborated Design优化RTL的代码

新Vivado报告命令的了解

如何使用Vivado Design Suite IP Integrator的调试AXI接口

如何在Vivado Design Suite 中进行IP加密

Vivado Design Suite设计套件的UltraFast设计方法的介绍