时序电路为什么在FPGA上综合成了latch？

SRAM型FPGA的抗辐照加固设计

RTL实例化的clock gating cell浅见

探讨下clock的基本定义（上）

AOCV时序分析概念介绍

所有的单比特信号跨时钟域都可以用敲两级DFF的办法处理吗？

低功耗设计基础：Clock Gating

教你如何书写高质量的Verilog代码？

从锁存器角度看亚稳态发生的原因及方案简单分析

直接在网表中插入RTL来快速做芯片功能ECO

STA学习记录-时钟定义

ASIC物理设计流程概述

时序逻辑电路寄存器设计

时序电路之DFF理解

逻辑等价性检查（LEC）基础知识介绍

低功耗设计之multi-bit cell技术简介

修改寄存器默认值的方法有哪些

启用负时序检查的步骤

修改寄存器默认值的方法

DFF的电路工作原理与ModelSim仿真