抖动的基础知识

Xilinx 7系列FPGA中MMCM和PLL的区别

如何实现正交锁相环PLL的Kp,Ki参数设计呢？

锁相环性能度量标准解读

如何正确应用FPGA的四种时钟资源？

ATE如何测试PLL

DFT如何产生PLL 测试pattern

设计12GHz、超低相位噪声（0.09 ps rms抖动）锁相环

关于相位锁定环(PLL)频率合成器的设计和分析

RA MCU CANFD的应用实例（下）

CPRI的数据帧结构与初始化流程

SerDes是怎么设计的？(二)

混频器的理论输出相位噪声是怎么计算的？

为何完全集成式转换环路器件可实现出色的相位噪声性能？

锁相环的基本原理、分类及应用

什么是锁相环 锁相环系统的三个模块组成

晶振为什么不封装到芯片内部

FPGA学习笔记：PLL IP核的使用方法

锁相环的基本组成、工作原理和应用电路

景芯SoC项目之DFT debug