带VCO的锁相环的整数边界杂散信号的产生与消除方法

两款具有优秀相位噪声性能组成的PLL合成器介绍

AN143模型可精确预测PLL系统中参考杂散电平的产生

浅析芯片中PLL中的相位噪声

关于FPGA的三种电源需求浅析

利用集成锁相环提高设计系统的频率性能

反孤岛和智能电网保护

Vivado中PLL开发调用IP的方法

SGMII接口基本功能仿真测试及常见异常问题的解决方法

PCIe是什么？PCIe标准和PCIe布线规则总结概述

零延迟时钟频率合成器技术应用分解

采用PLL技术实现最佳抖动衰减的BAJA调整

用FPGA设计一阶全数字锁相环的方法

基于PE3240 PLL芯片实现L波段频率源的设计方案

跳频频率合成器的性能指标及仿真分析

小数分频技术与ADF4193快速开关频率合成器的研究

利用双PLL和DDS技术实现高速跳频的改进

利用开关的控制加速锁相环锁定的设计方法

利用锁相环技术对原动机转子速度变化的进行测量

晶体振荡器存在于芯片中？ 晶体振荡器应用汇总