一、实验目的
1、掌握ISE软件的基本使用
2、掌握内置门原语的使用
二、实验设备
计算机一台、V2.0实验平台一套、ISE软件。
三、ISE工程建立
1、双击桌面ISE图标,启动ISE软件如下图1-1:
本文档的主要内容详细介绍的是FPGA的实验指导书详细资料说明。
图1-4
从project中选择添加资源文件new source,并选择文件类型为Verilog Module,输入文件名如下图1-5。点击NEXT进行下一步操作。
注:图1-5中资源文件的类型有多种,各项意义如下说明:
(1) IP(CORE Generator&Architecture Wizard):使用ISE的IP Core工具快速生成可靠的源代码,目前比较流行。
(2)Schematic :原理图输入。
(3)User Document :用户文档类型。
(4)Verilog Module :Verilog模块类型,用于编写Verilog hdl 代码。
(5)Verilog Test Fixture :Verilog测试模块类型,用于编写Verilog测试代码。
(6)VHDL Module :VHDL模块类型,用于编写VHDL 代码。
(7)VHDL Library :VHDL库类型,用于制作VHDL库。
(8)VHDL Package :VHDL包类型,用于制作VHDL包。
(9)VHDL Test Fixture :VHDL测试模块类型,用于编写VHDL测试代码。
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
全部0条评论
快来发表一下你的评论吧 !