资料下载
TMS320F2837X系列开发板的用户手册免费下载
jf_04397129
分享资料个
TL28377 Easyev是一款基于广州创龙SM-L28377核心板所设计的高端单/双核浮点开发板，它为用户提供了SOM-TL28377核心板的测试平台，用于快速评估SOM-TL28377核心板的整体性能L28377- Easyev底板采用沉金无铅工艺的两层板设计，不仅为客户提供系统驱动源码、丰富的Dem程序、完整的软件开发包，以及详细的TMs320F28x系统开发文档，还协助客户进行底板的开发，提供长期、全面的技术支持，帮助客户以最快的速度进行产品的二次开发，实现产品的快速上市
此CPU是32位浮点处理器。该器件采用数字信号处理的最佳特性：精简指令集计算（RsC）和微控制器架构，固件和工具集cPU特性包括修改的哈彿架枃和循环寻址。RlsC的特点是单周期指令执行，寄存器到寄存器操作和修改的哈佛架构。微控制器特性包括通过直观的指令集，字节打包和解包以及位操作的易用性。CPU的修改的哈佛架构允许并行执行抬令和数据获取。CPU可以同时写入数据时读取指令和数据，以保持整个流永线上的单周期指令操立的地址/数据总线完成此操作有关cPU榘和指令集的更多信息，请参见“TMs320c28xcPU和指令集参考指南”文献编号SPRU430）。有关C28X浮点单元（FPU），三角数学计算单元以及 Viterbi，复数数学和cRC单元vcuH）指令集的更多信息，请参见TMs320c028X扩展指令集技术参考指南（文献编号 SPRUHS1）里提供了FPU，TMU和vcUl的简要概述
在此设备上，cPU1子系统充当主机，并且默认情况下（复位时），它拥有所有的配置和控制权。通过在cPU1上运行的软件，可以将外围设备和M/O配置为可由CPU2子系统访问，并且可以锁定所选的配置默认情况下，PLL时钟配置也由CPU1子系统拥有，但提供了一个时钟控制信号量，cPU2可以通过量访问时钟配置寄存器每个cPU都有自己的NM模块，以在运行时处理不同的异常。如果NM在cPU则在NMNMWD）器到期之前，未处理的任何NM异常将复位整个设备。如果NM在cPU2子系统上，则CPU2子系统将被复位，在这种情况下，CPU1子系统将被另一个NM通知：由于NMWD时器到期统被复位CPU子系统都有自己的看门狗定时器模块以供软件使用。当配置为产生复位，CPU2上的看门狗定馨超时将单独复位cPU2子系统，但CPU1上的看门狗定时器超时将复位整个器件。的除了CP2独立的内部复位，例如CPU2NWD或CPU2WD，每次复位器件时，CP2子系统将保持在复位状态，直到cPU1子系统退出复位状态。这是通过在CPU1内核上运行的引导ROM软件完成的设备系统控制模块的寄存器空间分为三类，本章将进一步说明。他们是系统控制器件配置寄存器（ DEV CFG REGS）。这些寄存器仅映射到CPU1。这些寄存器在cPU地址空间的基地址从0x5D000开始2.系统控制时钟配置寄存器（ CLK CFG REGS）。这些寄存器映射到CPU1和cPU2地址空间，但访问控制基于时钟控制信号量寄存器。两个CPU子系统上的这些寄存器的基地址从0x5D200开3.系统控制cPU子系统寄存器（ CPU SYS REGS）。这些寄存器映射到两个cPU子系统。两个cPU子系统上的这些寄存器的基址从0X5D300开始
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
- 相关下载
- 相关文章
